2018 cadence verification suite technology on tour
2018 cadence verification suite 技术巡回展
国家集成电路西安产业化基地联合电子设计自动化领域领先的供应商 cadence，诚邀您参加“2018 cadence verification suite 技术巡回展”。通过本次研讨会，您将了解到cadence针对ai芯片，汽车电子，云服务器和移动终端等billion gate设计提供的系统级验证全流程和技术威尼斯人最新的解决方案，包括第三代多核并行simulation平台xcelium™、基于硬件仿真器palladium z1™的simulation加速、新一代用于早期软件开发的fpga原型验证平台protium s1™和形式化验证平台jasper gold™的最新技术更新。
点击以下城市链接开始报名！
ü （）
ü （）
ü （
酒店地址及交通信息参考：
上海站 时间： 2018年5月29日（星期二） 地点：浦东长荣桂冠酒店，2f桂冠1厅 （上海市浦东新区祖冲之路1136号） | 西安站 时间：2018年5月31日（星期四） 地点：西安志诚丽柏酒店，20f多功能厅 （西安市高新区高新路46号） |
北京站 时间： 2018年6月7日（星期四） 地点：北京丽亭华苑酒店，3f金辉厅（北京市海淀区知春路25号） | |
会议为免费参加，座位有限，报名从速！
会议咨询：
会议日程：
time | session title |
09:00 – 09:30 | registration |
09:30 – 10:15 | cadence® verification suite update |
10:15 – 10:40 | tea break |
10:15 – 11:00 | xcelium™ simulation for 1b gate designs |
11:00 – 11:45 | using indago™ debug platform to improve debug efficiency |
11:45 – 13:00 | buffet lunch |
13:00 – 13:45 | ip function signoff with jaspergold® platform |
13:45 – 14:30 | solving billion-gate design challenge with palladium® z1 platform |
14:30 – 15:00 | tea break |
15:00 – 15:45 | reducing prototyping bring-up from months to days |
15:45 – 16:30 | cadence verification solution for ai, hpc, and cloud chips |
16:30 | wrap-up and lucky draw |
*the agenda is subject to change
welcome to link us at
©2018 cadence design systems, inc. all rights reserved.
copy right©2007：all reserved. 西安集成电路设计专业孵化器有限公司
办公地址：陕西省西安市高新技术产业开发区科技二路77号光电园二层北 办公电话：029-88328230 传真：029-88316024
